
- 販売開始
- -
- 販売状況
- メーカー製造終了
- 販売開始時参考価格
- 420,000 円 (税抜き)〜
- サポート状況
- サポート中
商品説明
レガシーインタフェース(64k~6.3M)のビットエラー試験を1台でサポートするコンパクトなテスタです。
高速デジタル専用線(64k/128k~1.5M~6.3M)やデジタルハイアラーキ0次群~2次群に対応しており、 伝送装置や無線装置間での回線開通試験や障害切り分けなど現場での保守作業に合わせ、使いやすく・小型・軽量なテスタです。
インタフェース毎にμ秒単位で遅延測定が可能で、次世代パケットトランスポートネットワークの構築・開通の場面で遅延時間の確認に利用できます。
商品スペック
>>もっと見る豊富なレガシーインタフェース
・デジパスモード
デジタルハイアラーキの0次群(64k G.703)、1次群(1.5M G.703)、2次群インタフェース(6.3M G.703)の測定が可能です。また、フレームあり/なしを選択することが可能です。
・BRIモード
64k、128kbit/s高速デジタル専用線の基本ユーザ網インタフェース(I.430またはI.430a)の測定が可能です。
・I.431aモード
1.5Mbit/s高速デジタル専用線の1次群ユーザ網インタフェース(I.431a)の測定が可能です。
・G.703aモード
6.3Mbit/s高速デジタル専用線の2次群ユーザ網インタフェース(G.703a)の測定が可能です。
ビットエラー試験
・測定結果はエラー数/エラーレートで表示
・測定範囲はTS(タイムスロット)単位で設定
・疑似エラー、疑似警報を発出可能
(注)本ページでは「ビットエラー試験」と呼称しています。誤り率試験、ビット誤り試験、BER測定等のことです。
遅延測定
・往復遅延を測定し、1μs~999msの範囲で表示(現在値/最大値/最小値/平均値)
ループ(折り返し)測定
・対向のビットエラー試験信号、遅延測定試験信号を受信後、折り返して送信
TS(タイムスロット)単位での測定が可能
警報・状態表示
・検出した警報や動作状態をリアルタイムに画面上で確認可能
外部クロック入力
・64K+8K複合バイポーラ信号に従属させ、網同期に対応した測定が可能
持ち運びに便利なハンディタイプ 寸法:110(W)×200(H)×45(D)mm
ボタン操作による簡単設定
電源は乾電池(単3×4)またはACアダプタ
関連資料ダウンロード
該当するカタログが無い場合もありますので、ご了承ください。
レビュー
レビュー投稿へのご協力をよろしくお願いいたします。









-2.png)
